

PAD INTERFACE HAVING MECHANICAL ROBUST PROPERTY AND METHOD**Publication number:** JP2001156070**Publication date:** 2001-06-08**Inventor:** SCOTT K POTTSUDAA; THOMAS S KOBAYASHI**Applicant:** MOTOROLA INC**Classification:****- International:** *H01L23/52; H01L21/3205; H01L21/60; H01L21/768; H01L23/485; H01L23/52; H01L21/02; H01L21/70; H01L23/48; (IPC1-7): H01L21/3205***- european:** *H01L21/60B2; H01L21/768B; H01L21/768C; H01L23/485A***Application number:** JP20000350865 20001117**Priority number(s):** US19990443443 19991122**Also published as:**


US6803302 (B2)

US2001051426 (A1)

CN1189930C (C)

[Report a data error here](#)**Abstract of JP2001156070**

PROBLEM TO BE SOLVED: To provide a composite bond pad robust against external forces which may be exerted on the probe during packaging. **SOLUTION:** The composite bond pad includes a non-self-passivation conductive bond pad 134 formed on a semiconductor substrate 100. A dielectric layer 136 is formed on the conductive bond pad, the dielectric layer is bored to expose a part of the conductive pad, the remaining portions of the dielectric layer form support structures 138 covering bond, and a self-passivation conductive capping layer 204 is formed so as to cover the bond pad structures. Boring in the dielectric layer enables the electric contact between the capping layer and exposed parts of the base bond pad, and the support structure has a mechanical barrier to protect the interface between the capping layer and the bond pad.



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

特開 2001-156070

(P 2001-156070A)

(43) 公開日 平成13年6月8日(2001.6.8)

(51) Int. Cl. 7

識別記号

FI

テーマコート* (参考)

H O 1 L 21/3205

H O 1 L 21/88

T

審査請求 未請求 請求項の数 5 OL

(全 9 頁)

(21) 出願番号 特願2000-350865(P2000-350865)

(22) 出願日 平成12年11月17日(2000.11.17)

(31) 優先權主張番号 443443

(32) 優先日 平成11年11月22日(1999.11.22)

(33) 優先權主張国 米国 (US)

(71) 出願人 390009597

モトローラ・インコーポレイテッド

MOTOROLA INCORPORATED

アメリカ合衆国イリノイ州シャンバーグ、
イースト・アルゴンクイン・ロード1303

(72) 発明者 スコット・ケー・ポッツダー

アメリカ合衆国テキサス州オースチン、アップソン・ストリート606

(72) 発明者 トーマス・エス・コバヤシ

アメリカ合衆国テキサス州オースチン、リ
ーガン・テラス1014

(74) 代理人 100091214


弁理士 大貫 進介 (外1名)

(54) 【発明の名称】 機械的ロバスト性のあるパッドインターフェースおよび方法

(57) 【要約】

【課題】 プローブまたはパッケージングの間に加えられる可能性がある外力に強い複合ボンド・パッドを提供する。

【解決手段】 複合ボンド・パッドは、半導体基板（１００）上に形成された、非自己パシベート導電性ボンド・パッド（１３４）を含む。次に、導電性ボンド・パッド上に誘電体層（１３６）を形成する。誘電体層に穿設し、導電性ボンド・パッドの一部を露出させる。誘電体層の残りの部分は、ボンド・パッドを覆う支持構造（１３８）を形成する。ボンド・パッド構造を覆うように、自己パシベート導電性キャッピング層（２０４）を形成する。誘電体層内の穿孔により、キャッピング層および下地のボンド・パッドの露出部分間の電気的な接触が可能となる。支持構造は、機械的バリアを備え、キャッピング層およびボンド・パッド間の界面を保護する。



【特許請求の範囲】

【請求項1】半導体素子の形成方法であって：半導体基板（100）上に導電性ボンド・パッド（134）を形成する段階；前記導電性ボンド・パッド（134）上に誘電体層（136）を形成する段階；前記誘電体層（136）の一部を除去する段階であって、該誘電体層（136）の一部を除去することにより、前記導電性ボンド・パッド（134）上に複数の支持構造（138）を形成し、前記誘電体層（136）の一部を除去することにより前記導電性ボンド・パッド（134）の一部を露出させる段階；および前記複数の支持構造（138）を覆うように、導電性キャッピング層（204）を形成する段階であって、前記導電性キャッピング層（204）が前記導電性ボンド・パッド（134）の一部に電気的に接触するところの段階；から成ることを特徴とする方法。

【請求項2】半導体素子であって：半導体基板（100）上の導電性ボンド・パッド（134）；前記導電性ボンド・パッド（134）上の誘電体層（136）；前記導電性ボンド・パッド（134）上の複数の支持構造（138）；および前記複数の支持構造（138）を覆う導電性キャッピング層（204）であって、前記導電性ボンド・パッド（134）の一部に電気的に接触するところの導電性キャッピング層（204）；から成ることを特徴とする半導体素子。

【請求項3】半導体素子であって：半導体基板（100）上の導電性ボンド・パッド（134）；前記導電性ボンド・パッド（134）を覆う複数の支持構造（138）を含む誘電体層（136）であって、前記誘電体層（136）の一部に相互接続された複数の支持構造（138）；および前記複数の支持構造（138）を覆う導電性キャッピング層（204）であって、前記導電性ボンド・パッド（134）の一部に電気的に接触する、導電性キャッピング層（204）；から成ることを特徴とする半導体素子。

【請求項4】半導体素子であって：半導体基板（100）上の導電性ボンド・パッド（134）であって、複数の誘電体スタッド（302）を含む導電性ボンド・パッド（134）；前記導電性ボンド・パッド（134）の一部分上の誘電体層（136）；前記導電性ボンド・パッド（134）上の複数の支持構造（138）であって、前記複数の支持構造（138）の1つの少なくとも一部が前記複数の誘電体スタッド（302）の1つの一部を覆う、支持構造（138）；および前記複数の支持構造（138）を覆う導電性キャッピング層（204）であって、前記導電性ボンド・パッド（134）の一部に電気的に接触する、導電性キャッピング層（204）；から成ることを特徴とする半導体素子。

【請求項5】半導体素子であって：半導体基板（100）上にあり、多量の銅を含有するボンド・パッド（1

34）；前記多量の銅を含有するボンド・パッド（134）を覆う複数の支持構造（138）を含む誘電体層（136）；および前記複数の支持構造（138）を覆うアルミニウム含有キャッピング層（204）であって、前記ボンド・パッド（134）の部分に電気的に接触する、アルミニウム含有キャッピング層（204）；から成ることを特徴とする半導体素子。

【発明の詳細な説明】

【0001】

10 【発明の属する技術分野】本発明は、一般的に、集積回路に関し、更に特定すれば、集積回路に用いる機械的にロバスト性のあるパッドインターフェースに関する。

【0002】

【従来の技術】本願は、1999年10月4日に出願され、"Semiconductor Device and Method of Formation"と題する米国特許出願番号第09/411,266号に関連がある。この出願は、本願の譲受人に譲渡されており、その内容は本願でも使用可能である。

20 【0003】集積回路は、回路要素を作成する多数の異なる処理動作を用いて、半導体基板上に形成される。半導体基板に関連する回路にアクセスするために、集積回路上にボンド・パッドを形成する。ボンド・パッドは、プローブ・ニードル、ボンディング・ワイヤ、導電性バンプ等を介して、電気信号の転送、ならびにダイからの電力の転送およびダイへの電力の転送のための手段を与える。

30 【0004】ボンド・パッドは、典型的に、アルミニウム、銅、またはその何らかの合金のような導電性金属で形成される。銅は、アルミニウムと比較して、そのエレクトロマイグレーション性能が高く、高い電流密度に対応することができるので、集積回路内部の金属層に多く用いられる。しかしながら、銅は非自己パシベート金属(non-self-passivating metal)であり、ダイを環境に晒すと銅製ボンド・パッドの酸化または腐食が発生する可能性があり、あるいはハーメティック・パッケージでない場合、水分の銅製ボンド・パッドとの相互作用が生ずる。この腐食は、リードまたはバンプをボンド・パッドに接合する力(ability)を弱める可能性があり、しかも経時的にボンドが弱体化し破断する可能性もある。対照

40 的に、アルミニウムは自己パシベートするので、したがって環境への露出による劣化に対してはアルミニウムの方が強い。このため、アルミニウムは典型的にボンド・パッドを形成するために用いられている。

50 【0005】アルミニウムの自己パシベート特性および銅の優れた電気的特性の利点を発揮させるために、複合ボンド・パッド構造を集積回路設計に用いることができる。複合ボンド・パッド構造では、集積回路内の他の層とインターフェースするパッドの下地層に銅を用いる。耐腐食アルミニウム・キャッピング層を銅部分の上に形成し、銅部分を環境への露出から保護する気密封止を形

成する。複合ボンド・パッドの銅部分およびアルミニウム部分を物理的に分離しつつ電氣的接続性を得るために、比較的薄いバリア金属層を形成することも可能である。

【0006】検査およびプローブ動作を実行する際、複合ボンド・パッド構造内に問題が発生する可能性がある。ボンド・パッドとの良好な電氣的連続性を達成するには、プローブ・ニードルのようなエレメントは、ボンド・パッド表面の部分に損傷または変位を与え得る力を及ぼさなければならない。したがって、かかるエレメントによる物理的接触は、複合ボンド・パッド構造を構成する異なる金属間の界面に損傷を与える可能性がある。生じた損傷により、下地の銅層およびアルミニウム・キャッピング層間のバリアが破壊されると、銅-アルミニウム界面において中間金属(intermetallics)の形成を招く可能性がある。アルミニウム-銅中間金属は、物理的強度の低下や抵抗率増大というような望ましくない特性を有する可能性がある。加えて、プローブが下地の銅を外部環境条件に露出させた場合、銅の劣化を招く虞れがある。

【0007】ボンディング・パッド構造に伴って発生し得る別の問題に、集積回路内部の物理的な結合に基づいて、プローブ・エレメントによってボンド・パッド上加えられた物理的な力が下側の層に伝搬することがあげられる。ボンド・パッドの下に位置する低ヤング率の誘電体は、力の伝搬に起因するこのような応力に耐えられない場合もある。相互接続部の延長による作用のために、加えた力が拡大し、半導体素子の機械的な不良そして最終的に電氣的な不良を招く結果となる可能性もある。加えた力の拡大によるこのような劣化は、典型的に、ピア/金属間の界面等のように、集積回路内の界面において発生する。また、力を加えることによる損傷は、応力を受ける構成部品を柔軟性が高い誘電体(ヤング率または降伏強度が低い)が包囲する場合には、悪化する可能性もある。

【0008】

【発明が解決しようとする課題】したがって、プローブまたはパッケージングによって加えられる力が、ボンド・パッドの劣化や、別の望ましくない影響が生ずる可能性がある集積回路の内部部分への伝搬が生じないように、機械的にロバスト性のある(robust)複合ボンド・パッド構造が求められている。

【0009】

【発明の実施の形態】添付図面に、限定ではなく一例として本発明を示す。図面において、同様の参照符号は同様の要素を示すこととする。

【0010】図面では要素を簡略化および明確化のために示しており、必ずしも同一拡大率で描かれている訳ではないことを、当業者は認めよう。例えば、図面における要素の一部は、その寸法が他の要素よりも誇張されて

おり、本発明の実施例の理解を高めるのに役立てようとしたものもある。

【0011】概して言えば、本発明は、プローブ、パッケージング、またはボンド・パッドを利用するその他の同様の製造後処理の間に加えられる可能性がある外力に強い複合ボンド・パッドを提供する。この複合ボンド・パッドは、非自己パシベート導電性ボンド・パッドを含み、半導体基板上に形成される。次に、導電性ボンド・パッド上に誘電体層を形成する。誘電体層の部分を除く10 し、誘電体層に穿設し、導電性ボンド・パッドの一部を露出させる。誘電体層の残り部分は、支持構造を形成し、当該ボンド・パッドを覆う。次に、ボンド・パッド構造を覆うように、自己パシベート導電性キャッピング層を形成する。ここで、誘電体層内の穿孔によって、キャッピング層と下地のボンド・パッドの露出部分との間の電氣的接触が可能となる。支持構造は、キャッピング層およびボンド・パッド間の界面を保護する機械的バリアを与える。誘電体層が除去されていない部分に支持構造が結合したまま残ると、機械的堅牢性の強化が得られる。何故なら、支持構造によって緩衝される力は誘電体層全体に分散され、ボンド・パッド位置に集中しないからである。20

【0012】プローブでは、前述の支持構造が、ニードルのようなプローブ・エレメントがキャッピング層を貫通して、キャッピング層および導電性ボンド・パッド間の界面を破壊するのを防止する。プローブ・ニードルが大量のキャッピング層を排除(displace)しようとしても、誘電体層の穿孔内部に導電材が残っているので、ボンド・ワイヤまたはその他のパッケージ構造間の電氣的30 接触はなおも可能である。これらの利点に加えて、キャッピング層に加えられる機械的力が誘電体層のより広い表面積にわたって分散されるように穿設誘電体層を構成することにより、力の点作用による集積回路の内部劣化に対する潜在的可能性は、大幅に低下する。

【0013】代替実施例では、複合ボンド・パッドの導電性ボンド・パッド部分(インレイド金属部分)に含まれる誘電体スタッドの使用により、機械的支持の強化が得られる。かかるスタッドは、当技術分野では、研磨処理の間ディッシング(dishing)(不均一な金属除去)を40 軽減するために一般に用いられている。機械的支持の強化は、穿設誘電体層の支持構造直下にスタッドを配置すると、一層促進される。場合によっては、スタッドは、キャッピング層の下地のボンド・パッド構造に対する接着性を高めることも可能である。

【0014】本発明は、図1ないし図6を参照することにより、より良く理解することができる。図1は、半導体素子の一部の断面図の図示を含む。この半導体素子は、半導体素子基板100、半導体素子基板100内に形成されたフィールド分離領域102およびドープ領域50 104を含む。ゲート誘電体層106が、半導体素子基

板100の一部を覆い、ゲート電極110がゲート誘電体層106を覆う。スペーサ108が、ゲート電極110の側壁に隣接して形成されている。第1層間誘導体層（ILD:interlevel dielectric layer）116をパターンニングし、コンタクト開口を形成し、これに接着層112（オプション）およびコンタクト充填材114を充填する。接着層112は、典型的に、耐熱金属、耐熱金属窒化物、あるいは耐熱金属またはその窒化物の組み合わせである。コンタクト充填材114は、典型的に、タングステン、ポリシリコン等を含む。接着層112およびコンタクト充填材114を堆積した後、基板を研磨して、コンタクト開口内に収容されない接着層112およびコンタクト充填材114の部分を除去し、導電性プラグ111を形成する。

【0015】次に、層間誘導体（ILD）層116および導電性プラグ111上に第1レベル相互接続部120を形成する。第1レベル相互接続部120は、トレンチおよび研磨処理の組み合わせを用いて、あるいはパターンニングおよびエッチング・プロセスの組み合わせを用いて形成することができる。銅を用いて第1レベル相互接続部120を形成する場合、第1レベル相互接続部120に隣接してバリア（図示せず）を形成し、周囲の物質内への銅のマイグレーションを低減することも可能である。

【0016】一実施例によれば、第1レベル相互接続部120は、単一のインレイド（inlaid）構造として形成される。したがって、第1レベル相互接続部120を作成するには、最初に第2ILD118の一部を堆積し、次いでこれをエッチングしてトレンチを形成し、その中に第1レベル相互接続部120を構成する材料を堆積する。一旦第1レベル相互接続部120の堆積を行なったなら、研磨プロセスにより、形成されたトレンチの外側に残留するあらゆる余分な材料を除去する。

【0017】第1レベル相互接続部120が単一インレイド構造として形成されていると仮定すると、第2ILD118の残りの部分は、研磨工程に続いて形成される。次に、導電性接着／バリア膜122および銅材料124を含むことができる相互接続部126を、第2ILD118内に形成する。接着／バリア膜122は、典型的に、耐熱金属、耐熱金属窒化物、あるいは耐熱金属またはその窒化物の組み合わせである。銅充填材124は、典型的に、銅または銅合金であり、銅の含有量は少なくとも90原子パーセントである。銅は、マグネシウム、硫黄、炭素等と合金を形成すれば、相互接続部の接着性、エレクトロマイグレーションまたはその他の特性を改善することができる。本実施例では、相互接続部126をデュアル・インレイド相互接続部として示すが、相互接続部126は、代わりに、単一相互接続部またはリソグラフによってパターンニングしエッチングした相互接続部と組み合わせた導電性プラグとして形成可能であ

ることを、当業者は認めよう。接着バリア膜122および銅充填材124を堆積した後、基板を研磨して、デュアル・インレイド開口内に収容されない接着／バリア膜122および銅充填材124の部分を除去し、図1に示すデュアル・インレイド相互接続部126を形成する。

【0018】次に、第2ILD118およびデュアル・インレイド相互接続部126上に、第3ILD130を形成する。第3ILD130およびその他のいずれの下地の誘電体層も、テトラエチルオルトシリケート（TEOS）、窒化シリコン、酸窒化シリコン、フォスフォシリケート・ガラス（PSG）、ボロフォスフォシリケート・ガラス（BPSG）、ゼロゲル（zerogel）、エアロゲル、ポリイミド、パリレン、ビスシクロブテン、フルオロカーボン、ポリアリルエチル系材料、スピン・オン・ガラス、ポリシロキサン、シルセスキオクサン（silsequioxane）、炭素含有酸化シリコン、炭素および水素含有酸化シリコン、またはその組み合わせのような低誘電体率材料といった材料を含むことができる。第3ILD130およびその他のいずれの下地の誘電体層も、約50ギガ・パスカル未満のヤング率を有する材料を含むことができる。他の実施例では、第3ILD130は、より低い降伏強度を有し、したがってより柔軟性があるその他の材料で形成することも可能である。図1に示す半導体素子の部分は、3つの相互接続層を含むが、素子層と、半導体素子にボンド・パッド・アクセスを与えるために用いられる最上層との間に、複数の相互接続層を散在させることも可能である。図1に示す実施例では、ボンド・パッド構造は最上（第3）ILD130内に形成される。

【0019】最上相互接続レベル133は、導電性ボンド・パッド134を含み、第2ILD118内に相互接続部126を形成する際に用いるのと同様の方法で、第3ILD130内に形成される。典型的に、最上相互接続レベル133は、大部分銅を含むが、他の実施例では、アルミニウムのような自己パシベート材料も使用可能である。相互接続部126の銅充填材124の場合と同様、最上相互接続レベル133を形成するために用いられる充填材は、導電性接着／バリア膜132によって、第3ILD130から分離することも可能である。一実施例によれば、導電性ボンド・パッド134は、相互接続部126に接触するために用いられるビア（レベル間相互接続部）からある距離の所に位置付けられる。これは、図1に示す距離Xで表される。

【0020】次に、最上相互接続レベル133および導電性ボンド・パッド134上に、誘電体（パシベーション）層136を形成する。典型的に、誘電体層136は、窒素含有化合物で形成される。あるいは、誘電体層は、酸化シリコン、酸窒化シリコン、水素および炭素含有酸化シリコン等を含むことができる。誘電体層の部分を除去し、誘電体層内に穿設領域を形成する。これに

は、複数の支持構造138が含まれる。穿設領域は、複合ボンド・パッドを形成するエリア内において、導電性ボンド・パッド134を覆うように形成し、導電性ボンド・パッド134の一部を露出させる。実施例によっては、複数の支持構造138が、除去されないでいる誘電体層134の部分に接続された状態で残っている場合もある。

【0021】複合ボンド・パッドの形成は図2に継続する。図2は、後続の処理工程後の、図1に示す半導体素子の部分の断面図を示す。一実施例によれば、バリア層202は、タンタル、チタン、タングステン、クロム、またはこれらの材料の窒化物を含み、誘電体層136の穿設部分内に形成される。次に、複数の支持構造138上に、導電性キャッピング層204を形成する。典型的に、導電性キャッピング層は、アルミニウムのような自己パシベート材料を含む。また、導電性キャッピング層204は、ニッケルまたはパラジウムを含むことも可能である。続いて、半導体素子のパッケージングの間に導電性キャッピング層204をワイヤ・ボンドに取り付けるか、あるいは導電性バンプに電氣的に結合する。

【0022】誘電体層136内の穿孔によって、キャッピング層204を構成する自己パシベート材料および導電性ボンド・パッド134の間で電氣的な接触が可能となる。しかしながら、支持構造138が、キャッピング層204および導電性ボンド・パッド134間に形成された界面の機械的遮蔽を行なう。尚、支持構造138が誘電体層136の未除去部分と相互接続された場合、外力に対する半導体素子の機械的遮蔽強化が得られることを注記しておく。これは、複合ボンド・パッドのキャッピング層204に加えられる外力が、誘電体層136全域に分散されるからである。外力は、プローブ、ワイヤ・ボンディング、ハンピング、パッケージングの結果であると考えられる。

【0023】半導体素子および当該半導体素子と共に用いられるパッケージ材料間における応力を緩和するために、複合ボンド・パッド構造が完成した後に、ポリイミド層206を半導体素子上に形成する。ポリイミド層206を含ませることは、オプションの工程であり、採用する個々の製造プロセスによって左右される。

【0024】図3は、複合ボンド・パッド構造の導電性ボンド・パッド部分134内に複数の誘電体スタッド(stud)302を含む、本発明の代替実施例を示す。図示のように、誘電体スタッド302は、典型的に、誘電体層136の穿設部分内部の支持構造138直下に位置する。誘電体スタッド302を支持構造138直下に位置付けることにより、支持構造138に与えられる機械的支持が増大し、複合ボンド・パッド構造のロバスト性が更に上昇する。この強化は、力が支持構造138から誘電体スタッド302を通して第3ILD130に移転することによるものである。また、支持構造138直下

に誘電体スタッド302を位置付けることによって、キャッピング層204および導電性ボンド・パッド134間の界面に与えられるコンタクト面積を縮小しないという利点も得られる。

【0025】図4は、図3の複合ボンド・パッド構造の平面図を示す(例示の目的のため、キャッピング層は透過性であると仮定する)。図示のように、誘電体スタッド302は、複合ボンド・パッド構造内に、配列形式で含まれている。誘電体層136の穿設部分に含まれる支持構造138は、ボンド・パッド構造の全長に及ぶ、誘電体材料の帯状体として示されている。図4のボンド・パッド構造は全体的に正方形に示されているが、種々の形状のボンド・パッド構造も実施可能であることは、当業者には明白なはずである。

【0026】図5は、キャッピング層が複合ボンド・パッド構造のボンド・パッド部分と電氣的に接続することを可能としつつ、複合ボンド・パッド構造のこれら2部分間の界面に関してある程度の物理的分離を与えるために利用可能な複数の代替穿孔パターンを示す。異なるパターンの各々は、異なる実施例に望ましいと思われる利点を含む。穿孔レイアウト・パターン510は、キャッピング層およびボンド・パッド部分間に、アレイ状のビア接続部を設ける。穿孔レイアウト・パターン510内にあるパシベーション(誘電体)層の大部分は、手つかずのまま残されるので、このパターンを用いる場合の力許容度は、図示する他のパターンよりも比較的高くすることができる。

【0027】フローティング・グリッド・パターン(floating grid pattern)520は、分離支持構造部分520を設け、誘電体層の残りの部分への物理的な接続を伴わずに、効果的に浮遊する。フローティング・グリッド・パターン520は、キャッピング層に加えられる可能性がある剪断応力に関して、堅牢性強化をもたらす。しかしながら、加えた力が分散する面積は、誘電体層の残りの部分に取り付けられたままになっているパターンよりも減少する。

【0028】可変密度グリッド構造530は、プローブ・ニードルまたはその他の検査装置をボンド・パッド構造の特定部分に誘導する(steer)ことに関して、利点を得られる。これは、誘電体材料の有無によって生ずる可能性がある金属層の不均一トポグラフィ(topography)によって得られる。金属を誘電体支持構造上に積み上げるのではなく、金属でギャップを充填するので、支持構造間の大きなギャップによって、金属を不均一に堆積することができ、大きなギャップ内に残留する金属材料の減少、したがってより低いトポグラフィが可能となる。典型的に、パターンの設計は、複合ボンド・パッド構造の中央部分またはその他の所望の場所に陥凹を作成し、プローブ・ニードルがこの陥凹エリアに向かって移動するように行なう。

【0029】フローティング自由端グリッド・パターン540は、誘電体層全体への物理的連結を維持しつつ、剪断応力に関して、フローティング・グリッド構造520によって得られる利点の一部を得ることができる。したがって、剪断応力に対する堅牢性は、フローティング・グリッド・パターン520のそれ程大きくはないが、加えられる力の分散は、より広い面積にわたって維持される。

【0030】可変密度山形グリッド(variable density chevron grid)550は、プローブ・ニードルまたは同様の検査機器をボンド・パッド構造上の特定の場所に誘導するための代替パターンを設けることができる。可変密度山形グリッド550の場合、畔(furrow)または金属材料の有向路(directional tract)を形成し、プローブ・ニードルが構造に接触して畔によってボンド・パッドの好適なエリアに向けられるようにすることによって、これを行なう。

【0031】図6は、複合ボンド・パッド構造を含む半導体素子を形成する方法のフロー・チャートを示す。この方法は、ステップ602において開始し、ここで半導体基板上に導電性ボンド・パッドを形成する。典型的に、導電性パッドは、その組成の殆どが銅である。導電性ボンド・パッドの形成は、導電性ボンド・パッド内に誘電体スタッドを形成することを含むこともある。図3に関して説明したように、誘電体スタッドは複合ボンド・パッド構造に対する物理的支持を強化することができる。

【0032】ステップ604において、導電性ボンド・パッド上に誘電体層(パシベーション層)を形成する。ステップ606において、誘電体層の部分を除去し、ボンド・パッドを覆う複数の支持構造を形成する。典型的に、この部分を除去するステップは、誘電体層をエッチングすることによって行われる。誘電体層の部分を除去することによって、ボンド・パッドの一部が露出し、電気的結合が可能となる。

【0033】ステップ608において、複数の支持構造を覆うように、導電性キャッピング層を形成する。導電性キャッピング層は、ボンド・パッドの一部に電気的に接触し、第1誘電体層の部分が除去されボンド・パッドが露出した所に、電気的接触を行なう。導電性キャッピング層は、アルミニウムを含むことができ、あるいはニッケルまたはプラチナのような材料で構成することも可能である。

【0034】図2の断面に関して説明したように、キャッピング層は、バリア層によって、導電性ボンド・パッドから分離することも可能である。典型的に、バリア層は、タンタル、チタン、タングステン・クロムのような材料、またはこれらの材料の窒化物で形成される。ステップ610において、キャッピング層をエッチングし、複合ボンド・パッド構造を形成する。

【0035】キャッピング層および複合ボンド・パッド構造の下地のボンド・パッド間に穿孔誘電体層を含ませることによって、ボンド・パッド構造の導電層間の電気接続性を維持しつつ、導電構造間にあるレベルの物理的分離をもたらす。したがって、従来技術のボンド・パッド構造においてプローブ・ニードルに起因して発生し得た、キャッピング層およびボンド・パッド間の界面に対する損傷によって生ずる問題は回避される。加えて、キャッピング層を自己パシベート材料で形成することにより、腐食または環境によって誘発されるその他の影響による劣化を極力抑えることが保証される。穿孔誘電体層における支持構造は、外力の緩衝にも役立ち、半導体素子への損傷が回避される。

【0036】本明細書におけるこれまでの記載では、具体的な実施例を参照しながら本発明を説明した。しかしながら、特許請求の範囲に明記された本発明の範囲から逸脱することなく、種々の修正や変更が可能であることを当業者は認めよう。したがって、本明細書および図面は、限定的な意味ではなく、例示的な意味で見なすべきであり、かかる修正は全て、本発明の範囲内に含まれることを意図するものである。

【0037】以上、具体的な実施例に関して、効果、その他の利点、および問題に対する解決策について説明した。しかしながら、効果、利点、問題に対する解決策、およびいずれの効果、利点、または解決策をもたらす得るあるいは一層顕在化させるあらゆる要素(群)は、いずれのまたは全ての請求項の重大、必要、または必須の構造または要素として解釈すべきではない。ここで用いる場合「備える」、「備えている」という用語またはその他のあらゆる変形は、非排他的な含意を包含することを意図しており、要素のリストを構成するプロセス、方法、物品、または装置は、これらの要素を含むだけでなく、明示的に掲示されない他の要素、あるいはかかるプロセス、方法、物品、または装置に固有な他の要素を含むこととする。

【図面の簡単な説明】

【図1】本発明の特定実施例にしたがって形成された複合ボンド・パッドを含む半導体ダイの一部を示す断面図。

【図2】本発明の特定実施例による複合ボンド・パッドを含む半導体ダイを示す断面図。

【図3】本発明の代替実施例にしたがって実施した、別の複合ボンド・パッドを示す断面図。

【図4】図3に示すボンド・パッドの平面図。

【図5】本発明による複合ボンド・パッドに対応して潜在的に可能な支持構造構成に対応する複数の平面図。


【図6】本発明の特定実施例による複合ボンド・パッドを形成する方法を示すフロー・チャート。

【符号の説明】

100 半導体素子基板


- 11
- 102 フィールド分離領域
 - 104 ドープ領域
 - 106 ゲート誘電体層
 - 108 スペース
 - 110 ゲート電極
 - 112 接着層
 - 114 コンタクト充填材
 - 116 第1層間誘導体層
 - 118 第2層間誘導体層
 - 120 第1レベル相互接続部
 - 122 導電性接着／バリア膜
 - 124 銅材料
 - 126 相互接続部
 - 130 第3層間誘導体層

【図1】




- 12
- 133 最上位相互接続レベル
 - 134 導電性ボンド・パッド
 - 136 誘電体（バシベーション）
 - 138 支持構造
 - 202 バリア層
 - 204 導電性キャッピング層
 - 206 ポリイミド層
 - 302 誘電体スタッド
 - 510 穿孔レイアウト・パターン
 - 520 フローティング・グリッド・パターン
 - 530 可変密度グリッド構造
 - 540 フローティング自由端グリッド・パターン
 - 550 可変密度山形グリッド
- 10


【図2】








【図3】




【図4】



【図5】

ビア・レイアウト
510フローティング・グリッド
520可変密度グリッド
530フローティング自由端グリッド
540可変密度山形グリッド
550

【図6】



THIS PAGE BLANK (USPTO)